超高速低消費電力プロセッサ

トランジスタのスイッチング速度は電源電圧にほぼ比例する一方、スイッチング時の消費電力は電源電圧の二乗にほぼ比例する。したがって、プロセッサの高速性と低消費電力化は相反する要求であり、高性能マイクロプロセッサにおいては冷却可能な消費電力に抑えつつ高速化を図ることが困難となりつつある。この問題に対しては、プロセッサ内の全てのトランジスタが常に高速動作が必要とされていないことに着目し、不急の処理をする部分の電源電圧を落とし、プロセッサの処理能力を維持しながら消費電力を下げる手法が必須となる。その実現には、高速化とプロセッサの内部状態把握を同時に実現可能なアーキテクチャレベルの技術から、不急時に効果的に電力を低減可能なデバイスレベルの技術までを，新規提案し有機的に組み合わせる必要がある．