非同期計算システム

VLSI製造技術の進歩により一つのチップに搭載出来る素子数は飛躍的に増加しており，チップ全域へのクロック分配を必要とする同期式システムでは，クロック信号分配に伴う消費電力，位相のずれ等が問題となる．このような同期式システムの性能及び信頼性上の限界を打破する手段の一つが，事象生起の因果関係のみを駆動原理とする非同期式システムによる実現である．非同期式システムでは，必要なときに必要なところしか動作しないため消費電力が低く，前の動作を確認して次の動作を行うため遅延変動に対する耐性が高いシステムを実現することが出来る．非同期ＶＬＳＩシステムのアーキテクチャとＣＡＤシステムの研究開発を行う．