- ◆実験内容:
- コンピュータが自ら学習・認識し意思決定等を行うコグニティブコンピューティングが注目されている。本実験ではリアルタイムな画像理解を目的とし、画像中に含まれる物体のカテゴリを識別し認識するための高速アルゴリズムや、脳を模倣したニューロチップの設計、データベース構成を含むシステムアーキテクチャの開発を行う。
投稿者: system8
次世代スーパーコンピュータの電力管理と高性能化に関する研究
- ◆実験内容:
- 次世代スーパーコンピュータの開発では、消費電力がシステムの設計や性能を制約する最大の要因である。限られた電力資源を有効利用しつつ、最大限の性能を発揮させるために、電力モデリングや電力制御アルゴリズムの開発を含めたスーパーコンピューティング向け電力制御システムソフトウェアの研究を行う。
ノーマリーオフコンピューティングの研究
- ◆実験内容:
- 必要最小限の電力で処理を行うコンピューティングの実現を目指し、電源を遮断しても情報を保持する新しい不揮発性メモリを活用し、通常はシステムの電源を遮断し(ノーマリーオフ)、必要な時に必要な部分の電源のみを投入して実行を行う、新しい処理原理に基づくコンピュータシステムの研究を行う。
ディジタル回路の基礎
- ◆実験内容:
- 最近の計算機,あるいは,複雑な制御を行う回路のほとんどはディジタル回路によって構成されている.そこで本実験では,ディジタル回路の作成を通してその特性と設計/実装技術を習得する.
- ◆助手から学生へのアドバイス:
- ◆学生からのコメント:
システム8-近藤
教員紹介

東京大学大学院 情報理工学系研究科
システム情報学専攻
准教授
〒113-8656 東京都文京区本郷 7-3-1 工学部 6 号館 247 号室
Tel: 03-5841-0445
Fax: 03-5841-0445
E-mail:kondo@hal.ipc.i.u-tokyo.ac.jp
[ホームページ]
略歴
2003年 | 東京大学大学院工学系研究科先端学際工学専攻博士後期課程修了,博士(工学) |
---|---|
2003年 | 科学技術振興機構戦略的創造研究推進事業研究員 |
2004年 | 東京大学先端科学技術研究センター特任助手 |
2007年 | 東京大学先端科学技術研究センター特任助教授 |
2008年 | 電気通信大学大学院情報システム学研究科准教授 |
2013年 | 東京大学大学院情報理工学系研究科准教授 |
研究テーマ
組込みシステムから大規模高性能計算機システムに至る広範囲なコンピュータシステムにおいて、高性能・低消費電力・高信頼なコンピューティングの実現を、アプリケーションの特性に応じて、ハードウェア構成方式・コンパイラ・システムソフトウェアを含むシステム階層間の協調設計と実行時最適化により目指す研究を行っている。主な研究テーマは以下の通りである。
1. 高性能・省電力計算機システム構成:
高性能・省電力を実現するプロセッサアーキテクチャ、マルチコア・メニーコアシステムの実現方式、モデリングによるコンピュータシステムの高性能・低消費電力化アルゴリズム。
2. ハイパフォーマンスコンピューティング:
超並列コンピュータシステムのアーキテクチャとシステムソフトウェア、次世代スーパーコンピュータの電力管理方式と電力制御アルゴリズム。
3. 認識に基づくIT環境の高効率化:
行動認識によるIT器機の電力管理方式、物体認識向けプロセッサの構成方式、コグニティブコンピューティング。
主な論文・著書
- M. Kondo, et al.: Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors, Proc. the DATE2014, March 2014.
- S.T. Nguyen, M. Kondo, T. Hirao, and K. Inoue: A Prototype System for Many-core Architecture SMYLEref with FPGA Evaluation Boards, IEICE Transactions on Information and Systems, Vol.E96-D, No.8, pp.1645-1653, Aug. 2013.
- M. Kondo and H. nakamura: A Small, Fast and Low-Power Register File by Bit-Partitioning, Proc. the HPCA-11, pp.40-49, Feb. 2005.
システム8-中村
教員紹介

東京大学大学院 情報理工学系研究科
システム情報学専攻
教授
〒113-8656 東京都文京区本郷 7-3-1 工学部 6 号館 243 号室
Tel: 03-5841-6915
Fax: 03-5841-8595
E-mail:nakamura@hal.ipc.i.u-tokyo.ac.jp
[ホームページ]
略歴
1990年 | 東京大学大学院工学系研究科電気工学専攻博士課程修了,工学博士 |
---|---|
1990年 | 筑波大学電子・情報工学系助手 |
1995年 | 筑波大学電子・情報工学系助教授 |
1996年 | 東京大学先端科学技術研究センター助教授 |
2008年 | 東京大学大学院情報理工学系研究科准教授 |
2010年 | 東京大学大学院情報理工学系研究科教授 |
研究テーマ
物理世界と情報世界の高度なインタラクションを実現する高品質コンピューティングの実現を目指して、回路実装・アーキテクチャ・コンパイラ・システムソフトウェア・アルゴリズムを含む多様なシステム階層間の連携・協調による高性能・高信頼・低消費電力計算システムに関する以下の研究を行っている。
1.超低消費電力VLSIシステム:
VLSIアーキテクチャ,超低電力回路技術、超低電力回路技術に適した 命令実行制御方式とコンパイラ,ハードウェア/ソフトウェア 協調設計,VLSIシステムの性能・電力モデリング,モデリングに基づく低消費電力プロセス管理.
2.省電力コンピューティング:
行動計測と予測に基づく省電力コンピューティング環境の実現, 性能・電力モデリングに基づく動的電源制御とプロセス管理.
3.高性能並列計算システム:
並列システムアーキテクチャ,高密度実装型クラスタシステム,ハイパフォーマンスコンピューティング.
4.ディペンダブルシステム:
高信頼サーバシステム,障害検出と自己再構成,オープンな環境下での高信頼でセキュアなシステム.
主な論文・著書
- H. Sasaki, Y. Ikeda, M. Kondo, H.nakamura: An Intra-Task DVFS technique based on Statistical Analysis of Hardware Events, Proc. of Computing Frontiers 2007, pp.334-337, Melbourne, Dec. 2007
- M. Kondo and H. nakamura: A Small, Fast and Low-Power Register File by Bit-Partitioning, Proceedings of HPCA-11, pp.40-49, Feb. 2005
- P.R. Panda, H. Nakamura, N.D. Dutt, and A. Nicolau : Augmenting Loop Tiling with Data Alignment for Improved Cache Performance, IEEE Transactions on Computers, Vol.48, No.2, pp.142-149, February, 1999
コンピューティングシステム学研究室
|
|||||
|
|